DIALOG(R) File 352: Derwent WPI
(c) 2003 Thomson Derwent. All rts. reserv.

014374516 \*\*|mage available\*\*
WPI Acc No: 2002-195219/200225

XRAM Acc No: C02-060258 XRPX Acc No: N02-148309

Semiconductor device, e.g. electroluminescent display, comprises semiconductor film having polycrystal structure, containing germanium and silicon, and having (101) plane that reaches lattice planes

Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME ); ASAMI T (ASAM-I); ICHIJO M (ICHI-I); KASAHARA K (KASA-I); KOKUBO C (KOKU-I); MITSUKI T (MITS-I); OHTSUKI T (OHTS-I); TAKANO T (TAKA-I); TORIUMI S (TORI-I); YAMAZAKI S (YAMA-I)

Inventor: ASAMI T; ICHIJO M; KASAHARA K; KOKUBO C; MITSUKI T; OHTSUKI T;

TAKANO T; TORIUMI S; YAMAZAKI S

Number of Countries: 002 Number of Patents: 002

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
US 20020014625 A1 20020207 US 2001918547 A 20010801 200225 B
JP 2002124685 A 20020426 JP 2001235632 A 20010802 200231

Priority Applications (No Type Date): JP 2000234913 A 20000802 Patent Details: Patent No Kind Lan Pg Main IPC Filing Notes

Abstract (Basic): US 20020014625 A1

NOVELTY - A semiconductor device comprises a semiconductor film having a polycrystal structure with a composition ratio of germanium to silicon of 0.1-10 atomic%. The (101) plane in the semiconductor film reaches 30% or more of all the lattice planes detected by electron backscatter diffraction.

DETAILED DESCRIPTION - An INDEPENDENT CLAIM is also included for a method of manufacturing a semiconductor device comprising:

- (a) forming an amorphous semiconductor film by plasma chemical vapor deposition (CVD) through intermittent electric discharge; and
- (b) doping the amorphous semiconductor film with an element for promoting crystallization of the amorphous film, and then subjecting the film to heat treatment to form a semiconductor film having a polycrystal structure. A channel formation region is formed from the semiconductor film having a polycrystal structure.

USE - As semiconductor device, e.g. electroluminescent (EL) display, incorporated into portable data terminal, video camera, still camera, personal computer, television (TV), or projector (claimed).

ADVANTAGE — The orientation ratio of a crystalline semiconductor film is raised.

DESCRIPTION OF DRAWING(S) - The figure is a diagram illustrating a process for manufacturing a thin film transistor (TFT) using a

crystalline semiconductor film.
Insulating film (217)
Drain electrode (218)
pp; 45 DwgNo 11C/26

Title Terms: SEMICONDUCTOR; DEVICE; ELECTROLUMINESCENT; DISPLAY; COMPRISE;
SEMICONDUCTOR; FILM; POLYCRYSTALLINE; STRUCTURE; CONTAIN; GERMANIUM;
SILICON; PLANE; REACH; LATTICE; PLANE

Derwent Class: L03; P81; P85; T04; U11; U12; U14
International Patent Class (Main): H01L-029/04; H01L-029/786
International Patent Class (Additional): G02F-001/1368; G09F-009/30;
H01L-021/20; H01L-021/28; H01L-021/322; H01L-021/336

File Segment: CPI; EPI; EngPI
?

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-124685 (P2002-124685A)

(43)公開日 平成14年4月26日(2002.4.26)

(51) Int.Cl. <sup>7</sup>		識別記号		FΙ			ī	-7]-ド(参考)
H01L	29/786			G02F	1/1368			2H092
G 0 2 F	1/1368			G09F	9/30		338	4M104
G09F	9/30	338		H01L	21/20			5 C O 9 4
H01L	21/20				21/28		301F	5 F O 5 2
	21/28	301			21/322		G	5 F 1 1 0
			審查請求	未請求請	求項の数10	OL	(全 37 頁)	最終頁に続く


	伊旦明小	不明不 明心	(DOMIO OL (主 37 頁) 网络貝尼妮	
(21)出願番号	特願2001-235632(P2001-235632)	(71)出願人	000153878	
			株式会社半導体エネルギー研究所	
(22)出顧日	平成13年8月2日(2001.8.2)		神奈川県厚木市長谷398番地	
		(72)発明者	浅見 勇臣	
(31)優先権主張番号	特願2000-234913 (P2000-234913)		神奈川県厚木市長谷398番地 株式会社半	
(32)優先日	平成12年8月2日(2000.8.2)		導体エネルギー研究所内	
(33)優先権主張国	日本 (JP)	(72)発明者	一條 充弘	
			神奈川県厚木市長谷398番地 株式会社半	
			導体エネルギー研究所内	
		(72)発明者	鳥海	
			神奈川県厚木市長谷398番地 株式会社半	
			<b>導体エネルギー研究所内</b>	
			TOTAL TOTAL WINNESS OF	
			最終質に続	~

## (54) 【発明の名称】 半導体装置及びその作製方法

### (57)【要約】

【課題】 非晶質半導体膜を加熱処理とレーザー光または紫外線、赤外線などの強光の照射により結晶化して得られる結晶質半導体膜の配向率を高め、そのような結晶質半導体膜で活性領域を形成した半導体装置及びその作製方法を提供することを目的とする。

【解決手段】 シリコンとゲルマニウムを成分とし、結晶構造を有する半導体膜であって、反射電子回折パターン法で検出される格子面の内、 {101} 面が占める割合が30%以上である半導体膜を、シリコン原子の水素化物またはフッ化物または塩化物によるガスを用い、繰り返し周波数10kHz以下、デューティー比50%以下の間欠放電またはパルス放電を用いたプラズマCVD法によりシリコンとゲルマニウムを成分とする非晶質半導体膜を形成し、その表面に該非晶質半導体膜の結晶化を助長する元素を導入し当該元素を利用して結晶化させて得る。



## 【特許請求の範囲】

【請求項1】シリコンに対するゲルマニウムの組成比が 0.1原子%以上10原子%以下であり、多結晶構造を 有する半導体膜であって、反射電子回折パターン法で検 出される格子面の中で {101} 面が占める割合が30%以上である半導体膜でチャネル形成領域が形成されて いる半導体装置。

【請求項2】シリコンに対するゲルマニウムの組成比が 0.1原子%以上10原子%以下であり、多結晶構造を 有する半導体膜であって、反射電子回折パターン法で検 出される格子面の中で  $\{101\}$  面が占める割合が 30%以上であり、前記半導体膜中の窒素及び炭素の濃度が  $5\times10^{18}$ /cm³未満であり、酸素の濃度が $1\times10^{19}$ /cm³未満である半導体膜でチャネル形成領域が形成されて いることを特徴とする半導体装置。

【請求項3】シリコンに対するゲルマニウムの組成比が 0.1原子%以上10原子%以下であり、多結晶構造を 有する半導体膜であって、反射電子回折パターン法で検 出される格子面の中で{101}面が占める割合が30 %以上であり、前記半導体膜は、繰り返し周波数10kH z以下、デューティー比50%以下の間欠放電により形 成された非晶質半導体膜を結晶化させた半導体膜でチャ ネル形成領域が形成されていることを特徴とする半導体 装置。

【請求項4】シリコンに対するゲルマニウムの組成比が 0.1原子%以上10原子%以下であり、多結晶構造を 有する半導体膜であって、反射電子回折パターン法で検 出される格子面の中で {101} 面が占める割合が30%以上であり、前記半導体膜中の窒素及び炭素の濃度が5×10<sup>18</sup>/cm³未満であり、酸素の濃度が1×10<sup>19</sup>/cm³未満であり、前記半導体膜は、繰り返し周波数10kHz以下、デューティー比50%以下の間欠放電により形成された非晶質半導体膜を結晶化させた半導体膜でチャネル形成領域を形成したことを特徴とする半導体装置。

【請求項5】請求項1乃至請求項4のいずれか一項において、前記半導体膜の厚さは10m乃至100mであることを特徴とする半導体装置。

【請求項6】シリコンに対するゲルマニウムの組成比が 0. 1原子%以上10原子%以下である非晶質半導体膜 を間欠放電によるプラズマCVD法で形成する第1の工程と、前記非晶質半導体膜に当該非晶質半導体膜の結晶 化を助長する元素を添加して加熱処理を行い多結晶構造を有する半導体膜を形成する第2の工程とを有し、前記 多結晶構造を有する半導体膜は、反射電子回折パターン 法で検出される格子面の中で {101} 面が占める割合が30%以上であり、前記多結晶構造を有する半導体膜でチャネル形成領域を形成することを特徴とする半導体 装置の作製方法。

【請求項7】シリコンに対するゲルマニウムの組成比が

0. 1原子%以上10原子%以下であり、窒素及び炭素の濃度が5×10<sup>18</sup>/cm³未満であり、酸素の濃度が1×10<sup>19</sup>/cm³未満である非晶質半導体膜を間欠放電によるプラズマCVD法で形成する第1の工程と、前記非晶質半導体膜に当該非晶質半導体膜の結晶化を助長する元素を添加して加熱処理を行い多結晶構造を有する半導体膜を形成する第2の工程とを有し、前記多結晶構造を有する半導体膜は、反射電子回折パターン法で検出される格子面の中で{101}面が占める割合が30%以上であり、前記多結晶構造を有する半導体膜でチャネル形成領域を形成することを特徴とする半導体装置の作製方法。

2

【請求項8】繰り返し周波数10kHz以下でデューティー比50%以下の間欠放電により、シリコンに対するゲルマニウムの組成比が0.1原子%以上10原子%以下である非晶質半導体膜をプラズマCVD法で形成する第1の工程と、前記非晶質半導体膜に当該非晶質半導体膜の結晶化を助長する元素を添加して加熱処理を行い多結晶構造を有する半導体膜を形成する第2の工程とを有し、前記多結晶構造を有する半導体膜は、反射電子回折20パターン法で検出される格子面の中で{101}面が占める割合が30%以上であって、前記多結晶構造を有する半導体膜でチャネル形成領域を形成することを特徴とする半導装置の作製方法。

【請求項9】繰り返し周波数10kHz以下でデューティー比50%以下の間欠放電により、シリコンに対するゲルマニウムの組成比が0.1原子%以上10原子%以下であり、窒素及び炭素の濃度が5×10<sup>18</sup>/cm³未満であり、酸素の濃度が1×10<sup>19</sup>/cm³未満である非晶質半導体膜をプラズマCVD法で形成する第1の工程と、前記非晶質半導体膜に当該非晶質半導体膜の結晶化を助長する元素を添加して加熱処理を行い多結晶構造を有する半導体膜を形成する第2の工程とを有し、前記多結晶構造を有する半導体膜は、反射電子回折パターン法で検出される格子面の中で{101}面が占める割合が30%以上であって、前記多結晶構造を有する半導体膜でチャネル形成領域を形成することを特徴とする半導装置の作製方法。

【請求項10】請求項6乃至請求項9のいずれか一項に おいて、前記非晶質半導体膜の厚さは10mm乃至100 nmで形成することを特徴とする半導体装置の作製方法。

【発明の詳細な説明】

[0001]

30

【発明の属する技術分野】本発明は、多結晶半導体膜に 代表されるようにいろいろな方位をもって集合した多結 晶構造を有する半導体膜、及び当該半導体膜で活性領域 を形成した半導体装置の作製方法に関する。特に、本発 明は当該半導体膜でチャネル形成領域を形成した薄膜ト ランジスタの作製方法に好適に用いることができる。

尚、本明細書において半導体装置とは、半導体特性を利用して機能しうる装置全般を指し、半導体集積回路、電

気光学装置、及び半導体集積回路や電気光学装置を搭載 した電子機器を半導体装置の範疇に含むものとしてい る。

#### [0002]

【従来の技術】ガラスや石英などの基板上に形成した多 結晶構造を有する半導体膜(以下、結晶質半導体膜とい う)を用いて、薄膜トランジスタ(以下、TFTと記 す)を作製する技術が開発されている。結晶質半導体膜 を用いたTFTは、液晶表示装置に代表されるフラット パネルディスプレイにおいて、高精細な画像表示を実現 する手段として、又は、画素部と当該画素部の駆動に必 要な集積回路を同一基板上に形成したモノシリック型デ ィスプレイを実現する手段として応用されている。

【0003】SOI技術 (Silicon on Insulator techn ology) 以外で結晶質半導体膜を形成するには、気相成 長法(CVD法)により基板上に直接結晶質半導体膜を 形成する方法や、非晶質半導体膜を加熱処理、或いはレ ーザー光の照射などにより結晶化させる方法が知られて いる。TFTへの応用に関しては、良好な電気的特性が 得られることから後者の方法が積極的に採用されてい

【0004】ガラスまたは石英などの基板上に形成した 非晶質半導体膜に対し、加熱処理やレーザー光の照射に より結晶化した場合は多結晶構造が得られる。結晶化は 非晶質半導体膜と基板との界面に自然に発生する結晶核 が基となり結晶化が進むことが判明している。多結晶構 造における個々の結晶粒は任意な結晶面が析出している が、下地に酸化シリコンがある場合には、その界面エネ ルギーが最小となる(111)面の結晶が析出する確率 が高くなることが解っている。

【0005】ところで、TFTに必要な半導体膜の厚さ は10~100nm程度である。この膜厚の範囲では、異 種材料で形成されている基板との界面において、格子の 不整合により、また、ランダムに発生する結晶核により 結晶方位を制御することが困難であった。よって、結晶 粒が相互に干渉しあう為、個々の粒径の大型化を実現す ることは不可能であった。

【0006】一方、結晶質シリコン膜を形成する他の手 法として、非晶質シリコン膜にシリコンの結晶化を助長 する元素を導入し、従来よりも低い温度の加熱処理で結 晶質シリコン膜を作製する技術が開示されている。例え ば、特開平7-130652号公報、特開平8-783 29号公報では、非晶質シリコン膜にニッケルなどの金 属元素を導入し550℃、4時間の熱処理により結晶質 シリコン膜を得ている。

【0007】この場合には、自然核が発生するより低い 温度で導入した元素のシリサイド化物が形成され、当該 シリサイドを基にした結晶成長が起こっている。例え ば、ニッケルを用いて形成されるニッケルシリサイド (NiSi<sub>x</sub>(0.4≤x≤2.5)) は特定の配向性

を持たないが、非晶質シリコン膜の厚さを10~100 nmとすると基板表面に対し平行な方向しか殆ど成長する ことが許されなくなる。この場合、NiSixと結晶シ リコンの(111)面とが接する界面エネルギーが最も 小さいので、結晶質シリコン膜の表面と平行な面は(1 10) 面となり、この格子面が優先的に配向する。しか し、結晶成長方向が基板表面に対し平行な方向に柱状に 成長する場合には、その柱状結晶を軸とした回転方向に は自由度が存在するため、必ずしも(110)面が配向 10 するとは限らないため、その他の格子面も析出してい

4

### [0008]

た。

【発明が解決しようとする課題】配向率が低い場合、異 なる方位の結晶がぶつかる結晶粒界で、格子の連続性を 保持することが不可能となり、不対結合手が多く形成さ れることになる。結晶粒界にできる不対結合手は再結合 中心または捕獲中心となり、キャリア(電子・ホール) の輸送特性を低下させる作用がある。その結果、キャリ アが再結合で消滅したり欠陥にトラップされてしまい、 20 このような結晶質半導体膜を用いてTFTを作製しても 高い電界効果移動度を得ることができない。

【0009】また、結晶粒の位置を意図的に制御するこ とは殆ど不可能であり、結晶粒界はランダムに存在する ため、TFTのチャネル形成領域を特定の結晶方位をも つ結晶粒のみで形成することができない。そのために結 晶格子の連続性が低下して、結晶粒界では欠陥が形成さ れる。結果として、TFTの特性をばらつかせる要因と なり、様々な悪影響をもたらすことになる。例えば、電 界効果移動度が低下して、TFTを高速で動作させるこ 30 とができなくなる。また、しきい値電圧の変動は低電圧 駆動を不可能として、消費電力の増加をもたらすことに なる。

【0010】本発明はこのような問題点を解決する手段 を提供するものであり、非晶質半導体膜を加熱処理とレ ーザー光または紫外線、赤外線などの強光の照射により 結晶化して得られる結晶質半導体膜の配向率を高め、そ のような結晶質半導体膜で活性領域を形成した半導体装 置及びその作製方法を提供することを目的とする。

## [0011]

40

【課題を解決するための手段】上記問題点を解決するた めに本発明は、シリコンとゲルマニウムを成分とし、結 晶構造を有する半導体膜であって、反射電子回折パター ン法で検出される格子面の内、 {101} 面が占める割 合が30%以上である半導体膜を用いる。このような半 導体膜は、シリコン原子の水素化物またはフッ化物また は塩化物によるガスを用い、繰り返し周波数10kHz以 下、デューティー比50%以下の間欠放電またはパルス 放電を用いたプラズマCVD法によりシリコンとゲルマ ニウムを成分とする非晶質半導体膜を形成し、その表面 50 に該非晶質半導体膜の結晶化を助長する元素を導入し、

当該元素を利用して加熱処理、または加熱処理とレーザー光または紫外線、赤外線などの強光の照射により結晶化させて得る。この結晶構造を有する半導体膜は、チャネル形成領域などの活性層に用いることができる。

【0012】このようにして作製されるシリコンとゲルマニウムを含む結晶構造を有する半導体膜は、シリコン以外の周期律表第14族元素の濃度は $1\times10^{18}/\mathrm{cm}^3$ 以下であり、前記半導体膜中の窒素及び炭素の濃度が $5\times10^{18}/\mathrm{cm}^3$ 未満であり、酸素の濃度が $1\times10^{19}/\mathrm{cm}^3$ 未満であるものとする。

【0013】結晶化を助長する元素としてはFe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた一種または複数種を用いる。また、非晶質半導体膜の厚さは10mm乃至100mmで形成する。非晶質シリコン膜に当該金属元素を添加して加熱処理を施すことにより、シリコンと当該金属元素との化合物(シリサイド化物)を形成し、それが拡散することにより結晶化が進行する。非晶質シリコン膜に添加したゲルマニウムはこの化合物と反応せず、その周囲に存在することにより局所的な歪みを生じさせる。この歪みは核生成の臨界半径を大きくする方向に作用して、核生成密度を低減させると共に、結晶の配向を制限する効力を持つ。

【0014】このような作用を発現させるのに必要なゲルマニウムの濃度は、実験の結果シリコンに対し、0.1原子%以上10原子%以下、好ましくは1原子%以上5原子%以下とすれば良いことが分かっている。ゲルマニウムの濃度がこの上限値以上の濃度になるとシリコンとゲルマニウムの合金材料として発生する自然核(添加する金属元素との化合物によらず発生する核)の発生が顕著となり、得られる多結晶半導体膜の配向比率を高めることができない。また、下限値以下であると十分な歪を発生させることができず、やはり配向比率を高めることができない。

【0015】ゲルマニウムが添加された非晶質シリコン膜は、間欠放電またはパルス放電を用いたプラズマCVD法により形成する。間欠放電またはパルス放電は、発振周波数 $1\sim120\,\mathrm{MHz}$ 、好ましくは $13.56\sim60\,\mathrm{MHz}$ の高周波電力を、繰り返し周波数 $100\,\mathrm{Hz}\sim100\,\mathrm{kHz}$  に変調してカソードに供給することにより形成する。繰り返し周波数 $01\,\mathrm{mu}$  において高周波電力が印加される時間の割合をデューティー比とすると、その値は $1\sim50\,\mathrm{mu}$  とする。

【0016】このような間欠放電またはパルス放電は、非晶質半導体膜の堆積過程におけるラジカル種(ここでは、電気的に中性であり、化学的に活性な原子または分子を指していう)を選択して、比較的長寿命のラジカル種による膜の成長を行うことができる。例えば、SiH4を放電空間中で分解するとき様々なラジカル種やイオン種が生成される。ラジカル種は生成と消滅反応を繰り

返すが、定常的に持続する放電は、ラジカル種の存在比率が一定の割合に保たれている。しかし、間欠放電またはパルス放電のように放電がオフになる時間が存在する場合には、ラジカル種やイオン種の寿命時間の違いにより、長寿命のラジカル種のみが被膜の堆積表面に供給され成膜に寄与することになる。

6

【0017】長寿命ラジカルを選択する理由は、膜の成長表面を不活性化するためであり、ゲルマニウムを非晶質シリコン膜中に分散させて含ませるのに適している。

10 ゲルマニウムのソースであるGeH4はSiH4に比べ分解エネルギーが小さいので、同じ供給電力で分解すると原子状ゲルマニウムが生成され、気相反応又は表面反応によりゲルマニウムクラスターが生成される。前述の結晶成長モデルによればゲルマニウムは分散していた方が良いので、スラスターの発生しない間欠放電が良いということを見いだすことができる。

【0018】非晶質半導体膜を結晶化すると原子の再配列により、膜の体積は収縮する。その結果、基板上の多結晶半導体膜は引っ張り応力が内在することになる。し20 かし、シリコンに原子半径の大きいゲルマニウムを0.1原子%以上10原子%以下、好ましくは1原子%以上5原子%以下の範囲で含有させることにより、結晶化に伴う体積収縮は抑制され、発生する内部応力を小さくすることができる。このとき、被膜全体に渡って均質な効果を得るためには、ゲルマニウムが分散した状態で存在するのが好ましい。

#### [0019]

30

40

【発明の実施の形態】本発明において、TFTのチャネル形成領域に用いる半導体膜は、{110}格子面の配向率が高いシリコンとゲルマニウムを成分とする結晶質半導体膜であることに特徴を有している。このような結晶質半導体膜を得る典型的な一実施形態は、シリコン原子及びゲルマニウム原子の水素化物またはフッ化物または塩化物によるガスを用い、間欠放電またはパルス放電を用いたプラズマCVD法によりシリコンとゲルマニウムを成分とする非晶質半導体膜を形成し、その表面に該非晶質半導体膜の結晶化を助長する元素を導入し、当該元素を利用して加熱処理、または加熱処理とレーザー光または紫外線、赤外線などの強光の照射により結晶化して結晶質半導体膜を形成する。

【0020】このような結晶質半導体膜を形成するための基板は、アルミナホウケイ酸ガラスやバリウムホウケイ酸ガラスなどの無アルカリガラス基板が適している。代表的にはコーニング社の#7059ガラス基板や#1737ガラス基板を用いる。その他に石英基板やサファイア基板を用いても良い。或いは、シリコン、ゲルマニウム、ガリウム・砒素などの半導体基板の表面に絶縁膜を形成し、これを基板としても良い。

【0021】ガラス基板を用いる場合には、非晶質半導 50 体膜とガラス基板との間に窒化シリコン、酸化シリコ ン、または酸化窒化シリコンなどでプロッキング層を形 成する。こうして、ガラス基板中に含まれるアルカリ金 属元素などの不純物元素が半導体膜中に拡散することを 防ぐ。例えば、プラズマCVD法でSiH4、NH3、N と推測される。

または、SiH<sub>4</sub>、N<sub>2</sub>O、NH<sub>3</sub>を反応ガスとして用 い、酸化窒化シリコン膜を形成する。ブロッキング層の 厚さは20~200mで形成する。

2を反応ガスとして用い、窒化シリコン膜を形成する。

【0022】このような基板上に間欠放電またはパルス 放電を用いたプラズマCVD法により上記非晶質半導体 膜を形成する。間欠放電またはパルス放電は、発振周波 数1~120MHz、好ましくは13.56~60MHzの高 周波電力を、繰り返し周波数10~10kHzに変調して カソードに供給することにより形成する。繰り返し周波 数の1周期において高周波電力が印加される時間の割合 をデューティー比とすると、その値は1~50%の範囲 であることが望ましい。

【0023】このような間欠放電またはパルス放電を用 いる意味の一つは、非晶質半導体膜の堆積過程における ラジカル種(ここでは、電気的に中性であり、化学的に 活性な原子または分子を指していう)の選択である。例 えば、SiH4を放電空間中で分解するとき様々なラジ カル種やイオン種が生成される。放電が定常的に持続す る場合には、その存在比率は一定の割合を保っている。 しかし、間欠放電またはパルス放電のように放電がオフ になる時間が存在する場合には、ラジカル種やイオン種 の寿命時間の違いにより、長寿命のラジカル種のみが被 膜の堆積表面に供給され成膜に寄与することになる。

【0024】図18は高周波電力の投入とラジカル濃度 の時間変化を模式的に説明する図である。本発明でいう 間欠放電またはパルス放電は、高周波電力がカソードに 印加されるオン時間と、高周波電力の供給が遮断される オフ時間とが存在する。例えば、発振周波数27MHzの 高周波電力を繰り返し周波数10kHz、デューティー比 10%で供給した場合には、オン時間1μsec、オフ時 間9μsecとなる。放電により生成されるラジカル種や イオン種は、生成速度及び消滅速度 (寿命) がそれぞれ 異なるので、例えばあるラジカル種に着目すると図18 に示すように過渡的に変化している。即ち、高周波電力 が供給されると共にラジカル種の濃度が増加していき、 ある飽和状態に達する。高周波電力の供給が遮断される と母体ガス分子の解離が無くなり、当該ラジカル種は減 少し、消滅するがそれにはある一定の時間を要する。通 常は1/eに減少する時間をもって寿命時間と定義され

【0025】例えば、SiH、SiH<sub>2</sub>ラジカルの寿命 はそれぞれ1.  $72 \times 10^{-4}$ 、2.  $47 \times 10^{-6}$ 秒であ る (SiH4プラズマ中、50mTorrにおける値)。それ に対し、SiH3は、SiH3+SiH4→SiH3+Si H4の反応が繰り返され長寿命であること考えられてい

る。良質な非晶質シリコン膜を形成するにはSiHaを 用いれば良いと言われている。また、GeH4はSiH4 に対して分解エネルギーが小さいので、同じ高周波電力 で分解するとGeラジカル (または原子状Ge) が多数 生成される。このラジカルは活性であり寿命が短いもの

8

【0026】従って、繰り返し周波数とデューティー比 を最適なものとすると、所定のラジカル種を選択的に取 り出し、被膜形成に優先的に用いることができる。実際 10 には長寿命のラジカル種を取り出すことが可能となる。 長寿命のラジカル種は、相対的に見れば化学的な活性度 が低いので、被膜の形成において表面反応を制御しやす

くなると言える。 【0027】デューティー比に関して言えば、その値が 大きくなる程ラジカル種の選択性が悪くなり変調しない

連続放電と同じ成膜機構となる。本発明者の実験によれ ば、デューティー比が50%以上になると間欠放電によ

り得られる効果は低下してしまう。

【0028】いずれにしても、本発明で用いる上記ガス は、堆積される非晶質半導体膜に取り込まれる酸素、窒 素、炭素などの不純物元素の濃度を低減するために高純 度に精製されたものを用いる。堆積する非晶質半導体膜 の厚さは10~100mmの範囲とする。

【0029】本発明に用いる非晶質半導体膜はシリコン とゲルマニウムを成分とする材料で形成され、その他の 14族元素の濃度は5×10<sup>18</sup>/cm<sup>3</sup>以下とする。このよ うな非晶質半導体膜は、代表的な反応ガスとして用いら れるSiH4とGeH4または、SiH4とH2で希釈した GeH<sub>4</sub>を用いて作製する。その他に、SiH<sub>4</sub>の代わり 30 にSi<sub>2</sub>H<sub>6</sub>またはSiF<sub>4</sub>を、GeH<sub>4</sub>の代わりにGeF 4を採用しても良い。また、非晶質半導体中に含まれる 異種元素として、窒素及び炭素の濃度は5×10<sup>18</sup>/cm<sup>3</sup> 未満、酸素の濃度は1×10<sup>19</sup>/cm<sup>3</sup>未満とする。結晶化 の過程においてこれらの不純物は、主に結晶粒の粒界に 析出し、粒界のポテンシャル障壁が高くなりキャリアー の移動度が低下する等の不具合が生じてしまう。

【0030】尚、本明細書ではこれらの異種元素の濃度 は、二次イオン質量分析法(SIMS)により検出され る濃度を言うものであり、当該膜中における濃度の最低 値を指している。

【0031】上記のように形成した非晶質半導体膜に、 該非晶質半導体膜の結晶化を助長する元素を導入する。 そのような元素としては、鉄(Fe)、ニッケル(N i)、コバルト(Co)、ルテニウム(Ru)、ロジウ ム(Rh)、パラジウム(Pd)、オスニウム(O s)、イリジウム(Ir)、白金(Pt)、銅(C u)、金(Au)から選ばれた一種または複数種の元素 を用いる。これらの元素は、本明細書に記載する何れの 発明においても非晶質半導体膜の結晶化を助長する元素 50 として使用することができる。上記いずれの元素を用い

9

ても同質、同様の効果を得ることができるが、代表的に はニッケルを用いる。

【0032】当該元素を導入する箇所は、非晶質半導体膜の全面、或いは非晶質半導体膜の膜面における適宜箇所のスリット状の面または点状の面などとする。前者の場合には、当該非晶質半導体膜の基板側に位置する面または基板側とは反対の面のいずれであっても良い。後者の場合には、好ましくは非晶質半導体膜上に絶縁膜が形成され、その絶縁膜に設けられた開孔を利用して元素を導入することができる。開孔の大きさに特に限定はないが、その幅は $10\sim40\mu$ mとすることができる。また、その長手方向の長さは任意に決めれば良く、数十 $\mu$ m~数十 $\mu$ m~

【0033】当該元素を導入する方法は、当該元素を非晶質半導体膜の表面又は内部に存在させる手法であれば特に限定はなく、例えば、スパッタ法、蒸着法、プラズマ処理法(含むプラズマCVD法)、吸着法、金属塩の溶液を塗布する方法などを使用することができる。プラズマ処理法は、不活性ガスによるグロー放電雰囲気において、陰極からスパッタされる当該元素を利用する。また、金属塩の溶液を塗布する方法は簡易であり、当該元素の濃度調整が容易である点で有用である。

【0034】金属塩としては各種塩を用いることが可能であり、溶媒としては水、アルコール類、アルヒデト類、エーテル類その他の有機溶媒、または水とこれらの有機溶媒の混合物を用いることができる。また、それらの金属塩が完全に溶解した溶液とは限らず、金属塩の一部または全部が懸濁状態で存在する溶液であっても良い。いずれの方法を採用するにしても、当該元素は非晶質半導体膜の表面又は内部に分散させて導入する。

【0035】上記何れかの方法で当該元素を導入した後、当該元素を利用して非晶質半導体膜の結晶化を行う。結晶化は加熱処理、レーザー光または紫外線、赤外線などの強光の照射によって行う(以下、本明細書では一括してレーザー処理と標記する)。加熱処理のみでも【101】に優先的に配向する結晶質半導体膜を得ることができるが、好ましくは、加熱処理を行いその後レーザー光などの強光の照射を行う方法を適用する。加熱処理後のレーザー処理は、結晶粒内に残される結晶欠陥を修復することができ、作製される結晶の品質を向上させる目的に対して有効な処置となる。

【0036】加熱処理は450~1000℃の範囲で行うことが可能であるが、温度の上限は使用する基板の耐熱温度が一つの上限として考慮される。例えば、石英基板を用いる場合には1000℃の熱処理にも耐えるが、ガラス基板の場合にはその歪み点以下が上限温度の一つの根拠となる。例えば、歪み点667℃のガラス基板に対しては、660℃程度が上限となり、好ましくは600℃以下とするのが良い。必要とされる時間は加熱温度や、その後の処理条件(例えばレーザー光を照射する処

理の有無など)により若干異なるが、好適には550~600℃にて4~24時間の加熱処理を行う。また、その後レーザー処理を行う場合には、500~550℃にて4~8時間の熱処理を行う。以上の加熱処理は空気中や水素雰囲気中でも良いが、好適には窒素或いは不活性ガス雰囲気中にて行う。

10

【0037】また、レーザー処理は、波長400nm以下のエキシマレーザーや、YAGまたはYVO $_4$ レーザーの第2高調波(波長532nm)~第4高調波(波長266nm)を光源として用いて行う。これらのレーザー光は光学系にて線状またはスポッ状に集光し、そのエネルギー密度を100~30nmJ/cm $^2$ として照射し、上記のように集光したレーザービームを基板の所定の領域に渡って走査させ処理を行う。その他、レーザーの代わりに、ハロゲンランプ、キセノンランプ、水銀ランプ、メタルハライドランプなどを光源としても良い。

【0038】以上のような工程により、本発明における {101} 面の配向率が高い結晶質半導体膜が得られる モデルは、概略以下のように推測することができる。そ れについて図19を参照しながら説明する。

【0039】基板2401上に形成された非晶質半導体膜2402に導入されたシリコンの結晶化を助長する元素は、脱水素処理中に速やかに非晶質半導体2402中に拡散する。そして、当該元素とシリコンが反応してシリサイド2403が形成され、これが結晶核となりその後の結晶成長に寄与する。例えば、代表的な元素としてニッケルを用いた場合、NiSixが形成される。しかし、NiSix中にはゲルマニウムが殆ど固溶しないため、非晶質半導体2402中のNiSixは、ゲルマニ30 ウムを周囲に排除しつつ移動する。

【0040】NiSixは特定の配向性を持たないが、非晶質半導体膜の厚さを $10\sim100$ nmとすると基板表面に対し平行な方向しか殆ど成長することが許されなくなる。この場合、NiSixと結晶シリコンの(11)面とが接する界面エネルギーが最も小さいので、結晶質シリコン膜の表面と平行な面は(110)面となり、この格子面が優先的に配向する。結晶成長方向が基板表面に対し平行な方向に、しかも柱状に成長する場合には、その柱状結晶を軸とした回転方向には自由度が存在するため、必ずしも(110)面が配向するとは限らないため、その他の格子面も析出することになる。

【0041】NiSixから見ると、周囲の非晶質半導体のみに原子半径の大きいゲルマニウムが存在しているため、大きな歪み(引っ張り応力)が発生していることが予想される。この歪みエネルギーにより、核生成の臨界半径を大きくする方向に働く。さらに、この歪み(引っ張り応力)は、NiSixによる核の結晶方位に制限を与え、特定の結晶面(具体的には、{101}面)の配向率を高める作用があると推測される。

【0042】NiSixの構造はホタル石型構造であ

り、ダイアモンド型構造のシリコン格子間にニッケル原子を配置した構造となっている。NiSixからニッケル原子が無くなるとシリコンの結晶構造が残ることになる。数々の実験の結果から、ニッケル原子は非晶質シリコン側に移動していくことが判明しており、この理由は非晶質シリコン中の固溶度の方が結晶シリコン中のそれよりも高いためであると考えられる。従って、恰もニッケルが非晶質シリコン中を移動しながら結晶シリコン膜2404を形成するというモデルを立案することができる

【0043】本発明は、結晶質半導体膜の{101}面の配向を高めるために、シリコンとゲルマニウムから成る非晶質半導体膜にシリコンの結晶化を助長する元素を添加して、加熱処理とレーザー処理を行って結晶化させる。

【0044】ところで、非晶質半導体膜、具体的には非晶質シリコン膜に $0.1\sim10$ 原子%のゲルマニウムを含有させると結晶核の発生密度が低下することが、本発明者により見いだされている。図20は結晶核の隣接間距離について、 $GeH_4$ の添加量依存性について調べた結果であり、縦軸はその累積度数を示している。成膜条件として、 $SiH_4$ と水素で10%に希釈した $GeH_4$ の合計流量は100SCCM一定としたものである。

【0045】図20(A)はシリコンの結晶化を助長する元素として、酢酸ニッケル塩が3ppmの水溶液を用いた結果であり、図20(B)は1ppmの結果を示している。GeH4の添加量の増加は、非晶質シリコン中に含まれるゲルマニウム濃度がそれに伴って増えることを意味する。図20(A)、(B)の結果は、いずれもGeH4の添加量が多い方が結晶核の隣接間距離が長くなることを示している。図21はこの結果を基に、GeH4の添加量に対する結晶核の密度を示している。GeH4の量が増加するに従い、結晶核密度が低下している傾向が示されている。

【0046】核生成理論の立場からは、体積Vの核が母相中に現れる際のエネルギー変化 $\Delta$ Gは次式で与えられる。

[0047]

【数1】

## $\Delta G = \Delta G v \times V + E \times V + \gamma s \times S$

【0048】ここで、 $\Delta G v$ は単位体積当たりの自由エネルギー変化(負)であり、右辺第1項は核生成の駆動力となる。一方、Eは単位体積当たりの歪みエネルギーであり、 $\gamma$  sは単位体積当たりの界面エネルギー(Sは析出した核の表面積)であり、第2項、第3項は核の析出を妨害する方向に働く。これら二つの項があるため、ある臨界半径 $r_0$ 以下の核はエネルギー的に不安定( $\Delta$ Gがrと共に増加する)であり、一時的に現れたとしても消滅してしまう。即ち、 $r_0$ を超えた核のみが安定化することを示している。このことは上記考察において、

非晶質シリコン膜中にゲルマニウムが存在することにより核生成の臨界半径を大きくする方向に働くことを裏付けている。

12

【0049】上述の本発明に基づいて得られる結晶質半導体膜の代表的な作製方法は、反応ガスはSiH4と水素で10%に希釈されたGeH4を用いる。これらの反応ガスは、形成される非晶質半導体膜に含まれる酸素、窒素、炭素の不純物濃度を低減させるために、SiH4の純度は99.999%以上のものを、またGeH410は窒素、炭化水素化合物が1ppm以下、CO2が2ppm以下の高純度品を用いている。高周波電力はピーク値として0.35W/cm²(27MHz)を供給し、繰り返し周波数1~30kHz、デューティー比10~90%のパルス放電に変調して平行平板型のプラズマCVD装置の陰極に給電する。その他、反応圧力33.25Pa、基板温度200~400℃、電極間隔35mmとしている。

【0050】図17は、プラズマCVD装置のカソードに印加される27MHzの高周波電力の波形をオシロスコープで観測した写真である。図17(A)は繰り返し周20波数1kHz、デューティー比20%の場合であり、図17(B)は繰り返し周波数1kHz、デューティー比50%の場合の写真である。このように、本発明では高周波電力が印加されるオン時間と、印加されないオフ時間が交互に繰り返される状況の下に非晶質半導体膜の形成を行っている。このような電力の供給により形成される放電を、本明細書では便宜上間欠放電またはパルス放電と呼ぶ。

【0051】図4はプラズマCVD装置の一例であり、 共通室1120は、ロード・アンロード(L/UL)室 30 1110、1115、反応室(1)~反応室(3)11 11~1113、予備室1114とゲート弁1122~ 1127を介して連結されている。基板は、ロード・ア ンロード(L/UL)室1110、1115のカセット 1128、1129に装填され、共通室1120の搬送 手段1121により各反応室または予備室に搬送され る。予備室114では主に基板の予備加熱のみを行い、 反応室(1)では窒化シリコン膜や酸化シリコン膜など の絶縁膜の形成、反応室(2)では非晶質半導体膜の成 膜の形成を行い、反応室(3)ではシリコンの結晶化を 助長する元素をプラズマ処理により添加するように分離 されている。このプラズマ処理は、不活性ガスのグロー 放電により、ニッケルなどの上記結晶化を助長する元素 で形成された陰極からスパッタされる元素を非晶質半導 体膜に付着させる処理である。このような構成のプラズ マCVD装置を用いれば、基板に密接して形成するプロ ッキング層から非晶質半導体膜、及び非晶質半導体膜の 結晶化を助長する元素の添加までを、大気に曝すことな く連続して形成することができる。

【0052】図5はこのようなプラズマCVD装置の一 50 つの反応室の構成を詳細に説明するものであり、非晶質

半導体膜を形成する反応室の一例を示している。反応室 501は、高周波電源505が接続する陰極(カソー ド) 502、陽極 (アノード) 503 が設けられた平行 平板型である。陰極502はシャワー板となっていて、 ガス供給手段506からの反応ガスは、このシャワー板 を通して反応室中に供給される。陽極503にはシーズ ヒーターなどによる加熱手段が設けられ、基板515が 設置されている。ガス供給系の詳細は省略するが、Si H<sub>4</sub>やGeH<sub>4</sub>などが充填されたシリンダー514、ガス の流量を制御するマスフローコントローラー512、ス トップバルブ513などから構成されている。排気手段 507は、ゲートバルブ508、自動圧力制御弁50 9、ターボ分子ポンプ (または複合分子ポンプ) 51 0、ドライポンプ511から成っている。ターボ分子ポ ンプ(または複合分子ポンプ)510、ドライポンプ5 11は潤滑油を使用しないもので、油の拡散による反応 室内の汚染を完全に無くしている。排気速度は、反応室 の容積13Lの反応室に対し、一段目に排気速度300 リットル/秒のターボ分子ポンプ、二段目に排気速度40m<sup>3</sup>/ hrのドライポンプを設け、排気系側から有機物の蒸気が 逆拡散してくるのを防ぐと共に、反応室の到達真空度を 高め、非晶質半導体膜の形成時に不純物元素が膜中に取 り込まれることを極力防いでいる。

【0053】このような条件の下に作製された非晶質半 導体を用い、前述の結晶化法を用い作製された結晶質半 導体膜の配向率は、反射電子線回折パターン(EBS P: Electron Backscatter diffraction Pattern) によ り求められている。EBSPは走査型電子顕微鏡(SE M: Scanning Electron Microscopy) に専用の検出器を 設け、一次電子の後方散乱から結晶方位を分析する手法 である(以下、この手法を便宜上EBSP法と呼ぶ)。 EPSPを用いた結晶半導体膜の評価は、"Microtextur e Analysis of Location Controlled Large Si Grain F ormed by Exciter-Laser Crystallization Method: R. Ishihara and P. F. A. Alkemade, AMLCD'99 Digest of Technical Papers 1999 Tokyo Japan, pp99-102"に紹 介されている。

【0054】この測定方法は、結晶構造を持った試料に 電子線が入射すると、後方にも非弾性散乱が起こり、そ の中には試料中でブラッグ回折による結晶方位に特有の 線状パターン(一般に菊地像と呼ばれる)も合わせて観察 される。EBSP法は検出器スクリーンに映った菊地像 を解析することにより試料の結晶方位を求めている。試 料の電子線の当たる位置を移動させつつ方位解析を繰り 返す(マッピング測定)ことで、面状の試料について結晶

方位または配向の情報を得ることができる。入射電子線 の太さは、走査型電子顕微鏡の電子銃のタイプにより異 なるが、ショットキー電界放射型の場合、10~20mm の非常に細い電子線が照射される。マッピング測定で は、測定点数が多いほど、また測定領域が広いほど、結 晶配向のより平均化した情報を得ることができる。実際 には、 $100 \times 100 \mu m^2$ の領域で、10000 点 (1)μπ間隔)~40000点(0.5μπ間隔)の程度の測 定を行っている。

14

【0055】マッピング測定により各結晶粒の結晶方位 10 がすべて求まると、膜に対する結晶配向の状態を統計的 に表示できる。図6(A)にEBSP法により求められ る逆極点図の例を示す。逆極点図は多結晶体の優先配向 を表示する際によく用いられるもので、試料のある特定 の面(ここでは膜表面)が、どの格子面に一致しているか を集合的に表示したものである。

【0056】図6(A)の扇形状の枠は一般に標準三角 形と呼ばれるもので、この中に立方晶系における全ての 指数が含まれている。またこの図中における長さは、結 晶方位における角度に対応している。たとえば {00 1 } と {101} の間は45度、 {101} と {11 1}の間は35.26度、{111}と{001}の間 は54.74度である。また、白抜きの点線は {10 1)からのずれ角5度及び10度の範囲を示している。 【0057】図6(A)は、マッピングにおける全測定 点(この例では11655点)を標準三角形内にプロット したものである。 {101} 付近で点の密度が濃くなっ ていることがわかる。図6(B)は、このような点の集 中度を等高線表示したものである。これは方位分布関数 30 の値であり、ランダム配向を仮定した場合に対する集中 度(図6(A)の点の密度)を等高線で表したものであ る。ここで数値は各結晶粒が完全に無秩序な配向だと仮 定した場合、すなわち標準三角形内に点を偏りなく分布 させた場合に対する倍率を示しており無次元数である。 【0058】このように特定の指数(ここでは {10

1)) に優先配向している事がわかった場合、その指数 近傍にどの程度の結晶粒が集まっているか、その割合を 数値化することで、優先配向の度合いをよりイメージし やすくなる。例えば図6(A)に例示した逆極点図にお いて {101} からのずれ角5度及び10度の範囲(図 中に白点線で示す)に存在する点数の全体に対する割合 を配向率として次式により求めて示すことができる。

[0059]

【数2】

{101} 格子面と膜表面がなす角が 許容値以内の測定点の数 {101}

測定点の全数

【0060】この割合は、次のように説明することもで きる。図6(A)のように{101}付近に分布が集中 50 >方位は基板に概略垂直であるが、その周りにやや揺ら

している場合、実際の膜においては各結晶粒の<101

ぎを持って並んでいることが予想される。この揺らぎの 角に許容値を5度、10度と設け、それより小さいもの の割合を数値で示してゆく。以上に説明したように許容 ずれ角を5度及び10度と定め、それを満たす結晶粒の 割合を表示してゆくことにより配向率を求めることがで きる。

【0061】図6(A)で例示した逆極点図では、各頂点が{101}、{111}、{001}であり、{101}に対してずれ角の値が大きくなると他の面方位が発現することを意味する。{101}からのずれ角が30度となると{112}が発現することになる。従って、EBSPで結晶方位の存在比率を確定する場合、揺らぎを持って分布している結晶粒に対し、他の指数が含まれないように許容ずれ角を規定する必要がある。本発明者によれば、許容ずれ角を10度以下、或いは5度以下と規定してデータを収集することにより、特定方位に配向する結晶粒の存在比率を定量化できることが判明している。

【0062】図1は上記作製条件に基づいて石英基板上に作製した54mの非晶質半導体膜を、500℃にて1時間の脱水素処理をした後、580℃にて4時間の加熱処理を行い、得られた結晶質半導体膜の【101】面の配向率を、間欠放電におけるデューティー比依存性として示している。繰り返し周波数は10kHzを用いている。図1から明らかなことは、デューティー比が60%以下となると、 ${101}$ 面の配向率が増加する傾向が明らかに示されている。図1の結果では、デューティー比30%において58%の配向率が得られている。

【0063】図2は、間欠放電の繰り返し周波数を横軸にとり $\{101\}$ の配向率をプロットしたデータである。繰り返し周波数は $5\sim30\,\mathrm{kHz}$ の間で変化させているが、その周波数が小さくなるに従って $\{101\}$ の配向率が増大している。

【0064】図3は非晶質半導体膜の形成時の反応圧力 依存性を示し、圧力が低くなるに従い{101}の配向 率が高くなっている。

【0065】勿論、このような  $\{101\}$  格子面に対して高い配向性を示す結晶質半導体膜は、所定の繰り返し周波数、デューティー比、反応圧力で非晶質半導体を堆積するだけでなく、膜中に含まれる酸素、窒素、炭素の元素の濃度を $1\times10^{19}/cm^3$ 未満にすること、及び膜厚を $20\sim100$ nmの範囲として、基板表面と平行な方向の成長が支配的となるようにすることの相乗効果により達成される。

【0066】このような{110}格子面の配向率の高い結晶質半導体膜はTFTのチャネル形成領域、光起電力素子の光電変換層など素子の特性を決定付けるチャネル形成領域に好適に用いることができる。

[0067]

【実施例】[実施例1]図7で説明する結晶質半導体膜の

作製方法は、ゲルマニウムを含む非晶質シリコン膜の全面にシリコンの結晶化を助長する金属元素を添加して結晶化を行う方法である。まず、図7(A)において、基板101はコーニング社の#1773ガラス基板に代表されるガラス基板を用いる。基板101の表面には、ブロッキング層102としてプラズマCVD法でSiH4とN2Oを用い酸化窒化シリコン膜を100nmの厚さに形成する。ブロッキング層102はガラス基板に含まれるアルカリ金属がこの上層に形成する半導体膜中に拡散10しないために設ける。

【0068】シリコンとゲルマニウムから成る非晶質半 導体膜103はプラズマCVD法により作製し、SiH 4とH2で10%に希釈されたGeH4ガスを反応室に導 入し、グロー放電分解して基板101上に堆積させる。 その詳細な条件は実施形態において述べた通りである が、27MHzの高周波電力を変調し、繰り返し周波数5k Hz、デューティー比20%の間欠放電により54nmの厚 さに堆積する。SiH4とGeH4の混合比は、作製され る非晶質半導体膜においてゲルマニウム濃度が1~10 20 原子%、好ましくは2~3原子%となるように調節す る。シリコンとゲルマニウムから成る非晶質半導体膜1 03の酸素、窒素、炭素などの不純物を極力低減するた めに、SiH4は純度99.9999%以上のものを、 GeH4は純度99.99%以上のガスを用いる。ま た、プラズマCVD装置の仕様としては、反応室の容積 13Lの反応室に対し、一段目に排気速度300リットル/ 秒の複合分子ポンプ、二段目に排気速度40m³/hrのド ライポンプを設け、排気系側から有機物の蒸気が逆拡散 してくるのを防ぐと共に、反応室の到達真空度を高め、 30 非晶質半導体膜の形成時に不純物元素が膜中に取り込ま れることを極力防いでいる。

【0069】そして図7(B)で示すように、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層104を形成する。この場合、当該溶液の馴染みをよくするために、シリコンとゲルマニウムから成る非晶質半導体膜103の表面処理として、オゾン含有水溶液で極薄い酸化膜を形成し、その酸化膜をフッ酸と過酸化水素水の混合液でエッチングして清浄な表面を形成した後、再度オゾン含有水溶液で処理して極薄い酸化膜を形成しておく。シリコンの表面は本来疎水性なので、このように酸化膜を形成しておくことにより酢酸ニッケル塩溶液を均一に塗布することができる。

【0070】次に、500℃にて1時間の加熱処理を行い、シリコンとゲルマニウムから成る非晶質半導体膜中の水素を放出させる。そして、580℃にて4時間に加熱処理を行い結晶化を行う。こうして、図7(C)に示す結晶質半導体膜105が形成される。

【0071】さらに結晶化率(膜の全体積における結晶 成分の割合)を高め、結晶粒内に残される欠陥を補修す

るために、結晶質半導体膜 105に対してレーザー光 106 を照射するレーザー処理を行う。レーザーは波長 308 nmに 106 nmに 106

【0072】[実施例2]非晶質半導体膜の結晶化を助長する元素を選択的に形成する方法を図8により説明する。図8(A)において、基板120は前述のガラス基板または石英基板を採用する。ガラス基板を用いる場合には、実施例1と同様にプロッキング層を設ける。

【0073】シリコンとゲルマニウムから成る非晶質半 導体121は、は実施例1と同様に間欠放電またはパル ス放電を用いたプラズマCVD法で形成する。

【0074】そして、シリコンとゲルマニウムから成る非晶質半導体121上に150nmの厚さの酸化シリコン膜122を形成する。酸化シリコン膜の作製方法は限定されないが、例えば、オルトケイ酸テトラエチル(Tetraethyl Ortho Silicate: TEOS)と $O_2$ とを混合し、反応圧力40Pa、基板温度 $300\sim400$ °Cとし、高周波(13.56MHz)電力密度 $0.5\sim0.8$ W/cm $^2$ で放電させ形成する。

【0075】次に、酸化シリコン膜122に開孔部123を形成し、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液を塗布する。これにより、ニッケル含有層124が形成され、ニッケル含有層124は開孔部123の底部のみで非晶質半導体膜121と接触する。

【0076】図8(B)で示す結晶化は、加熱処理の温度500~650℃で4~24時間、例えば570℃にて14時間の熱処理を行う。この場合、結晶化はニッケルが接した非晶質シリコン膜の部分が最初に結晶化し、そこから基板の表面と平行な方向に結晶化が進行する。こうして形成された結晶質シリコン膜125は棒状または針状の結晶が集合して成り、その各々の結晶は巨視的に見ればある特定の方向性をもって成長している。その後、酸化シリコン膜122を除去すれば、図8(C)で示すシリコンとゲルマニウムから成る結晶質半導体膜125を得ることができる。

【0077】[実施例3]実施例1、2で説明する方法に従い作製される結晶質半導体膜には結晶化において利用したニッケルに代表される元素が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、 $1\times10^{19}$ /cm $^3$ を越える濃度で残存している。勿論、このような状態でもTFTをはじめ各種半導体装置のチャネル形成領域に用いることが可能であるが、より好ましくは、ゲッタリングにより当該元素を除去することが望ましい。

【0078】本実施例はゲッタリング方法の一例を図9

を用いて説明する。図9(A)において、基板130は実施例1のガラス基板、或いは石英基板が採用される。ガラス基板を用いる場合には、実施例1と同様にプロッキング層を設ける。また、結晶質半導体膜131は実施例1または2のいずれの方法で作製されたものであっても同様に適用される。結晶質半導体膜131の表面には、マスク用の酸化シリコン膜132が150nmの厚さに形成され、開孔部133が設けられ結晶質半導体膜が露出した領域が設けられている。実施例2に従う場合には、図8(A)で示す酸化シリコン膜122をそのまま利用可能であり、図8(B)の工程の後からそのまま本実施例の工程に移行することもできる。そして、イオンドープ法によりリンを添加して、 $1 \times 10^{19} \sim 1 \times 10^{22}/cm^3$ の濃度のリン添加領域135を形成する。

【0079】そして、図9(B)に示すように、窒素雰囲気中で550~800℃、5~24時間、例えば600℃にて12時間の熱処理を行うと、リン添加領域135がゲッタリングサイトとして働き、結晶質半導体膜131に残存していた触媒元素はリン添加領域135に偏析させることができる。

【0080】その後、図9(C)で示すようにマスク用の酸化シリコン膜 132と、リン添加領域 135とをエッチングして除去することにより、結晶化の工程で使用した金属元素の濃度が  $1\times10^{17}$ /cm $^3$ 未満にまで低減された結晶質半導体膜 136を得ることができる。

【0081】[実施例4]次に、このようなシリコンとゲルマニウムから成る結晶質半導体膜を用いて、TFTを作製する例を示す。図11は本実施例の作製工程を説明する図である。

30 【0082】図11(A)において、基板210上にシリコンとゲルマニウムから成る結晶質半導体膜212を形成するが、この結晶質半導体膜212は、以下に示す実施例1~3で示す工程により作製される何れかのものが採用される。TFTを作製するに当たっては、素子分離のため所定の大きさにエッチングし、島状に分割しておく。基板210がガラス基板である場合には、ブロッキング層211を設ける。

【0083】絶縁膜213はTFTにおいてゲート絶縁膜として利用されるものであり $30\sim200$  nmの厚さで形成する。この絶縁膜213はプラズマCVD法により $SiH_4$ と $N_2O$ とから作製される酸化窒化シリコン膜、或いはTEOSと $N_2O$ とから作製される酸化窒化シリコン膜などで形成する。本実施例では前者を選択し、70nmの厚さに形成する。

【0084】絶縁膜213上には、タンタル、タングステン、チタン、アルミニウム、モリブデンから選ばれた一種または複数種の元素を成分とする導電性材料でゲート電極214を形成する。

【0085】次に、図11(B)で示すように、TFT 50 のソース及びドレイン領域を形成する一導電型の不純物

領域216を形成する。この不純物領域216はイオンドープ法により形成し、nチャネル型TFTであればリン、砒素に代表される周期律表第15族の元素、pチャネル型TFTであればボロンに代表される周期律表第13族の元素を添加する。

【0086】その後、プラズマCVD法により作製される窒化シリコン膜、酸化窒化シリコン膜により第1の層間絶縁膜217を形成する。第1の層間絶縁膜217はプラズマCVD法で200~300℃の基板温度で形成し、その後、窒素雰囲気中350~450℃、好ましくは410℃の温度で加熱処理を行う。この温度で第1の層間絶縁膜中の水素を放出させ、その後250~350℃にて0.1~1時間程度保持する加熱処理を行い、結晶質半導体膜の水素化を行う。このような二段階の加熱処理により結晶質半導体膜の水素化を行うことで、特に350℃以上の温度では水素化しにくいゲルマニウムのダングリングボンド(未結合種)を水素化し、補償することができる。さらに、ソース及びドレイン電極218を形成しTFTを得ることができる。

【0087】尚、ここではTFTをシングルゲートの構造で示したが、勿論、複数のゲート電極を設けたマルチゲート構造を採用することもできる。

【0088】本発明で得られるシリコンとゲルマニウムから成る結晶質半導体膜は、{101}の配向率が高く、形成されるチャネル形成領域はゲート絶縁膜との界面特性が良好である。また、結晶粒界及び結晶粒内の欠陥密度が低く、電界効果移動度を高めることができる。ここでは、TFTをシングルドレインの構造で説明したが、低濃度ドレイン(LDD)構造や、LDDがゲート電極とオーバーラップした構造のTFTを形成することができる。本発明で作製されるTFTは、アクティブマトリクス型の液晶表示装置やEL表示装置を作製するためのTFTとて、また従来の半導体基板にて作製されるLSIに代わる薄膜集積回路を実現するTFTとして用いることができる。

【0089】[実施例5]図10は本発明のシリコンとゲルマニウムから成る結晶質半導体膜を用いて作製される逆スタガ型のTFTの断面図である。逆スタガ型TFTは、ガラスまたは石英などの基板201上にゲート電極260、261が形成されており、シリコンゲルマニウムを成分とする結晶質半導体膜263、264は、ゲート絶縁膜262上に形成されている。結晶質半導体膜263、264は実施例1~3の方法により作製されるいずれの結晶質半導体膜であっても適用可能である。

【0090】nチャネル型TFT280は結晶質半導体膜263を用いて作製され、チャネル形成領域273と n型不純物 (ドナー)をドーピングして作製されるLD D領域274及びソースまたはドレイン領域275が形成されている。pチャネル型TFT281は結晶質半導体膜264を用いて作製され、チャネル形成領域276

とp型不純物(アクセプタ)をドーピングして作製されるソースまたはドレイン領域 277が形成されている。【0091】チャネル形成領域 273、276上にはチャネル保護膜 265、266が形成され、第1の層間絶縁膜 267、第2の層間絶縁膜 268を介してソースまたはドレイン電極 269~272が形成されている。水素化処理は、第1の層間絶縁膜 267を窒化シリコン膜または酸化窒化シリコン膜で形成し、その後、窒素雰囲気中 350~450℃、好ましくは 410℃の温度で加2の製理を行う。この温度で第1の層間絶縁膜中の水素を放出させ、その後 250~350℃にて 001、1~1時間程度保持する加熱処理を行い、結晶質半導体膜の水素化を行うことができる。

【0092】このような逆スタガ型のTFTを用いても、アクティブマトリクス型の液晶表示装置やEL表示装置の駆動回路を形成することができる。それ以外にも、このようなnチャネル型TFTまたはpチャネル型TFTは、画素部を形成するトランジスタに応用することができる。尚、ここではTFTをシングルゲートの構造で示したが、勿論、複数のゲート電極を設けたマルチゲート構造を採用することもできる。このようなTFTは、従来の半導体基板にて作製されるLSIに代わる薄膜集積回路を実現するTFTとして用いることができる。

【0093】[実施例6]本実施例は、nチャネル型TFTとpチャネル型TFTとを相補的に組み合わせたCMOS型のTFTを作製する一例について図12を用いて説明する。図12(A)において、基板301上にシリコンとゲルマニウムから成る結晶質半導体膜を形成する。この結晶質半導体膜は実施例1~3で示す方法により作製されるいずれのものを適用しても良い。TFTを作製するに当たっては、素子分離のため所定の大きさにエッチングし、島状に分割して半導体層331~333を形成する。基板301がガラス基板である場合には、プロッキング層302を設ける。

【0094】プロッキング層302としてプラズマCV D法でSiH<sub>4</sub>と $N_2$ Oを用い酸化窒化シリコン膜を50~200nmの厚さに形成する。その他の形態として、プラズマCVD法でSiH<sub>4</sub>と $N_3$ と $N_2$ Oから作製される酸化窒化シリコン膜を50nm、SiH<sub>4</sub>と $N_2$ Oから作製される酸化窒化シリコン膜を100nm積層させた2層構造や、或いは、窒化シリコン膜とTEOSを用いて作製される酸化シリコン膜を積層させた2層構造としても良い。

【0095】プロッキング層302及びその上に形成する非晶質半導体膜はいずれもプラズマCVD法で形成することが可能であり、シングルチャンバー方式のCVD装置において同一反応室中でこれらの層を連続して、或いは、マルチチャンバー方式のCVD装置において各反応室間を移動させながら連続して形成することができ

範囲の濃度で形成する。

ようにする。

る。いずれにしても、大気解放せずに成膜することでブロッキング層と非晶質半導体膜の界面を清浄にしておく ことができる。

21

【0096】絶縁膜334はゲート絶縁膜として利用するものであり、プラズマCVD法またはスパッタ法を用い、膜厚を $40\sim150$ nmの厚さで形成する。本実施例では、70nmの厚さで酸化窒化シリコン膜を用いて形成する。特に、 $SiH_4$ と $N_2$ Oに $O_2$ を添加させて作製する酸化窒化シリコン膜は膜中の固定電荷密度を低減させることが可能となり、ゲート絶縁膜として好ましい材料である。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、酸化シリコン膜や酸化タンタル膜などの絶縁膜を単層または積層構造として用いても良い。

【0097】そして、絶縁膜334上にゲート電極を形成するための第1導電膜335と第2導電膜336とを形成する。本実施例では、第1導電膜335を窒化タンタルまたはチタンで50~100mの厚さに形成し、第2導電膜336をタングステンで100~300mの厚さに形成する。これらの材料は、窒素雰囲気中における400~600℃の熱処理でも安定であり、抵抗率が著しく増大することがない。

【0098】次に図12(B)に示すように、レジストによるマスク337を形成し、ゲート電極を形成するための第1のエッチング処理を行う。エッチング方法に限定はないが、好適にはICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いる。エッチング用ガスにCF4とCl2を混合し、0.5~2Pa、好ましくは1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入してプラズマを生成して行う。基板側(試料ステージ)にも100WのRF(13.56MHz)電力を投入し、実質的に負の自己パイアス電圧を印加する。CF4とCl2を混合した場合にはタングステン膜、窒化タンタル膜及びチタン膜の場合でも、それぞれ同程度の速度でエッチングすることができる。

【0099】上記エッチング条件では、レジストによるマスクの形状と、基板側に印加するバイアス電圧の効果により端部をテーパー形状とすることができる。テーパー部の角度は $15\sim45^\circ$ となるようにする。また、ゲート絶縁膜上に残渣を残すことなくエッチング時間を増加させると良い。W膜に対する酸化室化シリコン膜の選択比は $2\sim4$ (代表的には3)であるので、オーバーエッチング処理により、酸化室化シリコン膜が露出した面は $20\sim50$  nm程度エッチングされる。こうして、第1のエッチング処理により第1導電膜と第2導電膜からる第1形状の導電層338~340 aと第2導電層338 b~340 b)を形成する。341はゲート絶縁膜であり、第1の形状の導電

層で覆われない領域は $20\sim50$  m程度エッチングされ 薄くなる。

22

【0100】さらに図12(C)に示すように第2のエ ッチング処理を行う。エッチングはICPエッチング法 を用い、エッチングガスにCF4とCl2とO2を混合し て、1Paの圧力でコイル型の電極に500WのRF電力 (13.56MHz)を供給してプラズマを生成する。基板 側(試料ステージ)には50WのRF(13.56MHz) 電力を投入し、第1のエッチング処理に比べ低い自己バ 10 イアス電圧を印加する。このような条件によりタングス テン膜を異方性エッチングし、第1の導電層である窒化 タンタル膜またはチタン膜を残存させるようにする。こ うして、第2形状の導電層342~344 (第1の導電 膜342a~344aと第2の導電膜342b~344 b) を形成する。345はゲート絶縁膜であり、第2の 形状の導電層342~344で覆われない領域はさらに 20~50m程度エッチングされて膜厚が薄くなる。 【0101】そして、第1のドーピング処理を行う。本 ドーピング処理では、nチャネル型TFTのLDD領域 を形成するためにn型の不純物(ドナー)をドーピング する。その方法はイオンドープ法若しくはイオン注入法 で行う。例えば、イオンドープ法を用い、加速電圧を7  $0 \sim 120 \text{ keV}$ とし、 $1 \times 10^{13}/\text{cm}^2$ のドーズ量で行 い、第1の不純物領域を形成する。ドーピングは、第2 の導電膜342b~344bを不純物元素に対するマス クとして用い、第1の導電膜342a~344aの下側

【0102】次に、図12 (D) に示すように、レジストでマスク349~351を形成し、第2のドーピング処理を行う。第2のドーピング処理は、n チャネル型TFTのソースまたはドレイン領域を形成するために n 型の不純物 (ドナー)をドーピングする。イオンドープ法の条件はドーズ量を $1\times10^{13}$ ~ $5\times10^{14}$ /cm²として行う。 n 型の不純物元素として15族に属する元素、典型的にはリン (P) または砒素 (As)を用いる。レジストでマスク349~351は個々にその形状を最適化することが可能であり、第2形状の導電層の外側までそう形状のものとして、先に形成した第1の不純物領域とするようにすることでLDD領域を形成することができる。こうして、第2の不純物領域352~354を形成する。第2の不純物領域352~354おけるリン(P) 濃度は $1\times10^{20}$ ~ $1\times10^{21}$ /cm³の範囲となる

の領域に不純物元素が添加されるようにドーピングす

が重なる第1の不純物領域346~348が形成され

る。第1の不純物領域は $1 \times 10^{17} \sim 1 \times 10^{19} / \text{cm}^3$ の

る。こうして、第1の導電膜342a~344aと一部

【0103】そして、図12(E)に示すように、レジストによるマスク355を形成し、pチャネル型TFTを形成する島状半導体層331にp型の不純物(アクセ

プタ)をドーピングする。典型的にはボロン(B)を用いる。第3の不純物領域356、357の不純物濃度は $2 \times 10^{20} \sim 2 \times 10^{21}/cm^3$ となるようにし、含有するリン濃度の1.  $5 \sim 3$ 倍のボロンを添加して導電型を反転させる。

【0104】以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。第2形状の導電層342~344はゲート電極となる。その後、図12(F)に示すように、窒化シリコン膜または酸化窒化シリコン膜から成る保護絶縁膜358をプラズマCVD法で形成する。そして導電型の制御を目的としてそれぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。活性化はファーネスアニール炉を用いる熱アニール法で行うことが好ましい。その他に、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を適用することもできる。熱アニール法では酸素濃度が1pm以下、好ましくは0.1ppm以下の窒素雰囲気中で400~700℃、代表的には400~600℃で行うものであり、本実施例では500℃で4時間の熱処理を行う。

【0105】さらに、窒化シリコン膜359を形成し、350~450℃、好ましくは410℃の加熱処理を行う。この温度で第1の層間絶縁膜中の水素を放出させ、その後250~350℃にて0.1~1時間程度保持する加熱処理を行い、結晶質半導体膜の水素化を行う。このような二段階の加熱処理により結晶質半導体膜の水素化を行うことで、特に350℃以上の温度では水素化しにくいゲルマニウムのダングリングボンド(未結合種)を水素化し、補償することができる。

【0106】層間絶縁膜360は、ポリイミド、アクリルなどの有機絶縁物材料で形成し表面を平坦化する。勿論、プラズマCVD法でTEOSを用いて形成される酸化シリコン膜を適用しても良いが、平坦性を高める観点からは前記有機物材料を用いることが望ましい。

【0107】次いで、コンタクトホールを形成し、アルミニウム(A1)、チタン(Ti)、タンタル(Ta)などを用いて、ソースまたはドレイン配線 361~366を形成する。

【0108】 pチャネル型TFT370にはチャネル形成領域367、ソース領域またはドレイン領域として機能する第2の不純物領域356、と第1の不純物領域357を有している。 nチャネル型TFT371はチャネル形成領域368、第2形状の導電層343から成るゲート電極と重なる第1不純物領域347とソース領域またはドレイン領域として機能する第2不純物領域353を有している。 nチャネル型TFT372はチャネル形成領域369、第2形状の導電層344から成るゲート電極と重なる第1不純物領域348a、ゲート電極の外側に形成される第2不純物領域348b、ソース領域またはドレイン領域として機能する第3不純物領域354

を有している。第1不純物領域347、348aはゲート電極とオーバーラップするLDD領域であり、ドレイン端に形成される高電界領域を緩和してホットキャリア効果によるTFTに劣化を防ぐ上で効果がある。第2不純物領域348bはLDD領域であり、本実施例で示す工程では、オフ電流値を低減するために最適な寸法を設定することができる。

【0109】以上の工程で、nチャネル型TFTとpチャネル型TFTとを相補的に組み合わせたCMOS型の 10 TFTを得ることができる。本実施例で示す工程は、各 TFTに要求される特性を考慮してLDDを設計し、同一基板内において作り分けることができる。このような CMOS型のTFTは、アクティブマトリクス型の液晶 表示装置やEL表示装置の駆動回路を形成することを可能とする。それ以外にも、このような n チャネル型TFT は、画素部を形成するトランジスタに応用することができる。さらに、従来の半導体基板にて作製されるLSIに代わる薄膜集積回路を実現するTFTとして用いることができる。尚、ここでは 20 TFTをシングルゲートの構造で示したが、勿論、複数のゲート電極を設けたマルチゲート構造を採用すること もできる。

【0110】また、CMOS回路を組み合わせることで基本論理回路を構成した、さらに複雑なロジック回路(信号分割回路、D/Aコンパータ、オペアンプ、 $\gamma$ 補正回路など)をも構成することができ、さらにはメモリやマイクロプロセッサをも形成することが可能である。【0111】[実施例7]本実施例は、画素部と駆動回路が同一基板上に形成されたモノシリック型の液晶表示装置の構成例を図13、14を用いて説明する。画素部におけるスイッチング用のTFTと駆動回路のnチャネル型及びpチャネル型のTFTは、いずれも本発明のシリコンとゲルマニウムから成る結晶質半導体膜を用いて活性領域を形成している。シリコンとゲルマニウムから成る結晶質半導体膜は実施例 $1\sim3$ で示す方法により作製されるいずれのものを適用することができる。

【0112】図13において、基板401は、好適には パリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス などのガラス基板などを用いる。その他に石英基板を用 40 いても良い。ガラス基板を用いる場合にはプロッキング 層402が形成される。

【0113】画素部445におけるnチャネル型TFT442と駆動回路444のnチャネル型TFT441及びpチャネル型TFT440の構造に限定はないが、本実施例では実施例6により作製されるTFTを基本的な構造として採用している。勿論、実施例4または実施例5のTFTを採用することも可能である。

【0114】駆動回路444には配線408、417及 びソースまたはドレイン配線418~421が形成され 50 ている。また、画素部445においては、画素電極42

4、ゲート配線423、接続電極422、ソース配線4 09が形成されている。

【0115】駆動回路444のpチャネル型TFT440には、半導体層403にチャネル形成領域426、ソース領域またはドレイン領域として機能する第3不純物領域427を有している。第3の不純物領域はゲート電極410の外側(重ならない位置)に形成される。このような構造のpチャネル型TFTは、図12(D)の工程の後に、レジストによるマスクを除去し、第1の導電膜を選択的にエッチングすることにより形成し、その後p型不純物をドーピングすることにより形成することができる。

【0116】 n チャネル型TFT441には、半導体層 404にチャネル形成領域428、第2形状の導電層4 11から成るゲート電極と重なる第1不純物領域429 とソース領域またはドレイン領域として機能する第2不純物領域430を有している。このn チャネル型TFT 441は実施例6のn チャネル型TFT 371と同様にして作製することができる。本発明で得られるシリコンとゲルマニウムから成る結晶質半導体膜は{101}の配向比率が高く結晶粒界における欠陥密度の割合が低く、電界効果移動度を高めることができる。このようなTFTで駆動回路を形成することにより、より高い周波数で回路を動作させることができる。

【0117】画素部のnチャネル型TFT442には、 半導体層405にチャネル形成領域431、ゲート電極 の外側に形成される第1不純物領域432(LDD領域)とソース領域またはドレイン領域として機能する。 2不純物領域433、434、435を有している。こ のような構造のnチャネル型TFTは、図12(D)の 工程の後に、レジストによるマスクを除去し、第1の導 電膜を選択的にエッチングすることにより形成すること ができる。しかし、nチャネル型TFT441の構造を 保存するためには、保護用のレジスト層を形成するオトマスクが1枚追加となる。また、保持容量443の一 方の電極として機能する半導体層406は第6不純物領域437、第5不純物領域438と不純物が添加されない領域436が形成されている。

【0118】画素部445においては、接続電極422によりソース配線409は、nチャネル型TFT442のソースまたはドレイン領域433と電気的な接続が形成される。また、ゲート配線423は、ゲート電極として機能する第3形状の導電層412と電気的な接続が形成される。また、画素電極424は、画素のnチャネル型TFT442のソースまたはドレイン領域435及び保持容量443の一方の電極である半導体層406の不純物領域438と接続している。

【0119】図7における画素部445の断面図は、図 14で示すA-A'線に対応したものである。ゲート電 極として機能する第3形状の導電層412は隣接する画 50

素の保持容量の一方の電極を兼ね、画素電極452と接 続する半導体層453と重なる部分で容量を形成してい る。また、ソース配線407と画素電極424及び隣接 する画素電極451との配置関係は、画素電極424、 451の端部をソース配線407上に設け、重なり部を 形成することにより、迷光を遮り遮光性を高めている。 【0120】[実施例8]本実施例では実施例7で作製し た各TFTから、アクティブマトリクス型の液晶表示装 置を作製する一例を示す。図15では透過型の液晶表示 10 装置を作製するために、画素部445の層間絶縁膜上に 透明導電膜で形成した画素電極601が形成されてい る。画素電極は画素のnチャネル型TFT442に接続 する補助電極609、及び保持容量443の補助電極6 10と接続されている。これらの補助電極とゲート線6 08、接続電極607、駆動回路444の各TFTのソ ースまたはドレイン配線603~606、配線602 は、フォトレジストまたは感光性ポリイミドまたは感光 性アクリルなどからなる有機樹脂611~619をマス クとして、その下層に形成されている導電膜をエッチン 20 グして形成されている。

26

【0121】有機樹脂611~619は、配線を形成するための導電膜上に当該有機樹脂材料を全面に塗布し、 光露光プロセスにより図15に示すようにパターン形成されている。その後、オフセット印刷により5~20mPaの粘度のポリイミド樹脂層を形成し、200℃にて焼成して配向膜を形成している。オフセット印刷により塗布したポリイミド樹脂は、焼成の段階で有機樹脂611~619とその下層の配線または電極の段差部にうまく回り込み、その端部を覆うことができる。その後、液晶30を配向させるためラビングを行う。

【0122】対向側の基板621には透明導電膜で形成する対向電極622と配向膜623を形成し、画素部445及び駆動回路444が形成されている基板と対向基板621とをシール材624で貼り合わせる。シール材624にはフィラー(図示せず)が混入されていて、このフィラーとスペーサ(図示せず)によって均一な間隔を持って貼り合わされている。その後、両基板の間に被晶625を注入する。液晶材料には公知の液晶材料を用いれば良い。例えば、TN液晶の他に、電場に対して透過率が連続的に変化する電気光学応答性を示す、無しきい値反強誘電性混合液晶を用いることもできる。この無しきい値反強誘電性混合液晶には、V字型の電気光学応答特性を示すものもある。このようにして図15に示すアクティブマトリクス型の液晶表示装置が完成する。

【0123】[実施例9]本実施例は、上記実施例 $4\sim6$ で得られるTFTを用いて蛍光又は燐光を含むエレクトロルミネセンス(Electro luminescence: EL)を利用した表示装置を作製する一例を図16を用いて説明する。

【0124】同一の絶縁体上に画素部とそれを駆動する

駆動回路を有した発光装置の例(但し封止前の状態)を 図16に示す。なお、駆動回路には基本単位となるCM OS回路を示し、画素部は一画素に必要なTFTの構成 を例示している。このCMOS回路は実施例6に従えば 得ることができる。

【0125】図16において、基板700は絶縁体であり、その上にはn チャネル型TFT701、p チャネル型TFT702、p チャネル型TFT7からなるスイッチングTFT703 およびn チャネル型TFTからなるスイッチングTFT704が形成されている。これらのTFTのチャネル形成領域は、本発明に基づき作製される結晶質半導体膜で形成され、その具体的な作製方法は実施例1~3に示されている。電流制御TFTは高い電流駆動能力が要求されるが、本発明で得られる多結晶半導体膜を用いることにより、電界効果移動度を高めることが可能となり、高い電流駆動能力を持たせることができる。

【0126】nチャネル型TFT701およびpチャネル型TFT702は実施例6を参照すれば良いので省略する。また、スイッチングTFT703はソース領域およびドレイン領域の間に二つのチャネル形成領域を有した構造(ダブルゲート構造)となっている。なお、本実施例はダブルゲート構造に限定されることなく、チャネル形成領域が一つ形成されるシングルゲート構造もしくは三つ形成されるトリプルゲート構造であっても良い。

【0127】また、電流制御TFT704のドレイン領域705の上には第2層間絶縁膜707が設けられる前に、第1層間絶縁膜706にコンタクトホールが設けられている。これは第2層間絶縁膜707にコンタクトホールを形成する際に、エッチング工程を簡単にするためである。第2層間絶縁膜707にはドレイン領域705に到達するようにコンタクトホールが形成され、ドレイン領域705に接続された画素電極708が設けられている。画素電極708はEL素子の陰極として機能する電極であり、周期表の1族もしくは2族に属する元素を含む導電膜を用いて形成されている。本実施例では、リチウムとアルミニウムとの化合物からなる導電膜を用いる。

【0128】次に、713は画素電極708の端部を覆うように設けられた絶縁膜であり、本明細書中ではバンクと呼ぶ。バンク713はシリコンを含む絶縁膜もしくは樹脂膜で形成すれば良い。樹脂膜を用いる場合、樹脂膜の比抵抗が $1 \times 10^{6} \sim 1 \times 10^{12} \Omega m$ (好ましくは1 $\times 10^{8} \sim 1 \times 10^{10} \Omega m$ )となるようにカーボン粒子もしくは金属粒子を添加すると、成膜時の絶縁破壊を抑えることができる。

【0129】また、EL案子709は画素電極(陰極)708、EL層711および陽極712からなる。陽極712は、仕事関数の大きい導電膜、代表的には酸化物導電膜が用いられる。酸化物導電膜としては、酸化インジウム、酸化スズ、酸化亜鉛もしくはそれらの化合物を

用いれば良い。なお、本明細書中では発光層に対して正 孔注入層、正孔輸送層、正孔阻止層、電子輸送層、電子 注入層もしくは電子阻止層を組み合わせた積層体をEL 層と定義する。

28

【0130】尚、ここでは図示しないが陽極712を形成した後、EL素子709を完全に覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、炭素膜、窒化シリコン膜もしくは窒化酸化シリコン膜を含む絶縁膜からなり、該絶縁膜を単10層もしくは組み合わせた積層で用いる。

【0131】[実施例10]実施例1又は2で説明する方法に従い作製される結晶質シリコン膜には結晶化において利用した金属元素が残存している。本実施例は実施例4と異なる方法で当該金属元素を除去する方法について説明する。その方法は、希ガス元素を含む半導体膜、或いは希ガス元素を添加した半導体膜をゲッタリングサイトとして、金属元素を添加して作製された結晶質シリコン膜から当該金属元素を加熱処理により除去するものである。以下、図25を用いて説明する。

「0132】まず、実施例1又は2に従って、[101]面の配向率の高い結晶質シリコン膜を形成する。絶縁表面を有する基板2500上に下地絶縁膜2501としてSiH $_4$ 、NH $_3$ 、及びN $_2$ Oを反応ガスとして成膜される50nmの第1酸化室化シリコン膜と、SiH $_4$ 、及びN $_2$ Oを反応ガスとして成膜される100nmの第2酸化室化シリコン膜を積層形成する。

【0133】次いで、下地絶縁膜2501上に、実施例1又は2に従って非晶質半導体膜を形成し、結晶化の処理を行ってゲルマニウムを含む結晶質シリコン膜2502を形成する。結晶化の際に添加したニッケルをゲッタリングにより除去する場合、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、ゲルマニウムを含む結晶質シリコン膜2502中の酸素濃度は、5×1018/cm³以下となるように形成することが望ましい。(図25(A))

【0134】また、上記結晶化の後、フッ酸を含むエッチャント、例えば希フッ酸やFPM(フッ酸、過酸化水素水、純水との混合液)で偏析した金属元素を除去または低減してもよい。また、フッ酸を含むエッチャントで表面をエッチング処理した場合には、上記ランプ光源からの強光を照射して表面を平坦化する処理を加えても良い。

【0135】ゲッタリング処理を行うに当たっては、ゲルマニウムを含む結晶質シリコン膜上にパリア層2503を形成する。パリア層2503としては、金属元素(ここでは主にニッケル)をゲッタリングサイトに貫通させることができ、さらにゲッタリングサイトの除去工程において用いるエッチング液がしみこまない程度の多孔質膜を形成する。そのようなパリア層として、オゾン水で処理することにより形成されるケミカルオキサイド

膜、酸素を含む雰囲気下において紫外線の照射によりオプンを発生させて酸化させる酸化膜、スパッタリングや真空蒸着法で形成される酸化シリコン膜(SiOx)などの $1\sim5$  m程度の絶縁膜が適用できる。その他に、このパリア層 2503 は薄いものでよいことから、自然酸化膜であっても代替可能である。

【0136】次いで、後のゲッタリング処理の際にゲッタリングサイトとして機能する半導体膜2504をバリア層2503上に形成する(図25(B))。この半導体膜2504はプラズマCVD法、減圧熱CVD法、好ましくはスパッタ法を用いて形成される非晶質構造を有する半導体膜を用いる。この半導体膜2504の膜厚は50~200mm、好ましくは150nmとする。後のゲッタリング処理の際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、半導体膜2504には、酸素(SIMS分析での濃度が $5\times10^{18}/\mathrm{cm}^3$ 以上、好ましくは $1\times10^{19}/\mathrm{cm}^3$ 以上)を含有させてゲッタリング効率を向上させることが望ましい。また、希ガス元素を $1\times10^{20}/\mathrm{cm}^3$ の濃度で含む半導体膜を適用する。

【0137】最も好適な半導体膜の形成方法は、スパッタ法によりシリコンをターゲットとして、希ガスをスパッタガスとして用いる。スパッタ法では成膜時の圧力を低下させることにより半導体膜中に希ガスを取り込ませることが容易であり、 $1\times10^{20}\sim2\times10^{21}/cm^3$ 、好ましくは $1\times10^{20}\sim1\times10^{21}/cm^3$ の濃度で希ガス元素を含む半導体膜を形成することが可能である。希ガス元素はHe、Ne、Ar、Kr、Xeから選ばれた一種または複数種であり、これらのイオンを電界で加速して半導体膜に注入することにより、ダングリングボンドや格子歪みを形成してゲッタリングサイトを形成することができる。中でも安価なガスであるAr を用いることが望ましい。

【0138】また、希ガス元素に加え水素、酸素、ボロン、リンから選ばれた一種または複数種を添加してもよく、複数の元素を添加することにより相乗的にゲッタリング効果が得られる。

【0139】次いで、加熱処理またはランプ光源からの強光の照射を行ってゲッタリングを行う。加熱処理によりゲッタリングを行う場合は、窒素雰囲気中で450~800 $^{\circ}$ 、1~24時間、例えば500 $^{\circ}$ にて4時間の熱処理を行えばよい。また、ランプ光源からの強光の照射によりゲッタリングを行う場合には、加熱用のランプ光源を120~300秒、好ましくは180秒間点灯させ、650~750 $^{\circ}$ に加熱する処理を行う。

【0140】このゲッタリングにより、図25(C)中の矢印の方向(縦方向)にニッケルが移動し、バリア層2503で覆われたゲルマニウムを含む結晶質シリコン膜2502に含まれる金属元素の除去、または金属元素の濃度の低減が行われる。リンを用いたゲッタリングと比較して、希ガス元素の添加によるゲッタリングは非常

に効果的であり、さらに高濃度、例えば1×10<sup>20</sup>~5×10<sup>21</sup>/cm³で添加できるため、結晶化に用いる金属元素の添加量を多くすることができる。即ち、結晶化に用いる金属元素の添加量を多くすることによって結晶化の処理時間をさらに短時間で行うことが可能となる。また、結晶化の処理時間を変えない場合には、結晶化に用いる金属元素の添加量を多くすることによって、さらなる低温で結晶化することができる。また、結晶化に用いる金属元素の添加量を多くすることによって、自然核の10 発生を低減することができ、良好な結晶質半導体膜を形成することができる。

【0141】上記ゲッタリング処理後、半導体膜からなるゲッタリングサイト 2504 を選択的にエッチングして除去する。エッチングの方法としては、 $C1F_3$ によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド(化学式 ( $CH_3$ )  $_4$ NOH)を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時、バリア層 2503 はエッチングストッパーとして機能する。また、バリア層 2503 はその後フッ酸により除去すれば良い。

【0142】その後、図25(D)に示すように、得られたゲルマニウムを含む結晶質シリコン膜を所望の形状にエッチング処理して島状に分離された半導体層2505を形成する。この半導体層2505を用いて実施例 $4\sim6$ に示すTFTを形成することができる。

【0143】図26はゲッタリング処理前後における金属元素(ここではニッケル)の濃度を全反射蛍光X線分光(Total Reflection X-ray Fluorescence Spectroscopy: TXRF)で測定した結果を示している。 TXRFではX線ビームを膜表面に対し非常に浅い角度で入射させ、金属元素など不純物が発生する蛍光X線を検出する測定方法である。 TXRFは主に表面から  $3\sim5$  nmの深さの情報が与えられるが、結晶質シリコン膜に残留するニッケル濃度を見積もることが可能である。検出感度はおよそ $10^{10}$ /cm $^2$ である。

【0144】図26において、縦軸はニッケル濃度を示している。ゲッタリング処理無しとした試料のデータでは $5\times10^{12}$  (任意量)の値が得られているが、ゲッタリング処理有りとした試料ではそれよりも小さい値を示しており、ゲッタリング処理により結晶質半導体膜中のニッケル濃度はその100分の1程度にまで減少していることが示されている。ゲッタリング処理の熱処理温度が450℃と500℃の場合を比較すると、500℃の方がより低減されていることが解る。

【0145】本実施例で得られたゲルマニウムを含む結晶質シリコン膜は、[101]面の配向率が高く、且つ、 膜中の金属元素の濃度が十分低減されているため、TF Tの特性においてオフ電流を低減することができる。

【0146】[実施例11]本発明の半導体装置は、各種

多様の電子機器の表示装置や各種集積回路、或いは、従来の集積回路に代わる回路用途に応用することができる。このような半導体装置には、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話等)、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ、プロジェクター等が挙げられる。それらの一例を図22~図24に示す。

【0147】図22(A)は携帯電話であり、表示用パネル2701、操作用パネル2702、接続部2703から成り、表示用パネル2701には液晶表示装置またはEL表示装置に代表される表示装置2704、音声出力部2705、アンテナ2709などが設けられている。操作パネル2702には操作キー2706、電源スイッチ2707、音声入力部27058などが設けられている。本発明は表示装置2704及びそれに付随する半導体集積回路を形成することができる。

【0148】図22(B)はビデオカメラであり、本体9101、液晶表示装置またはEL表示装置に代表される表示装置9102、音声入力部9103、操作スイッチ9104、バッテリー9105、受像部9106から成っている。本発明は表示装置9102及びそれに付随する半導体集積回路に適用することができる。

【0149】図22(C)はモバイルコンピュータ或いは携帯型情報端末であり、本体9201、カメラ部9202、受像部9203、操作スイッチ9204、液晶表示装置またはEL表示装置に代表される表示装置9205で構成されている。本発明の半導体装置は表示装置9205及びそれに付随する半導体集積回路に適用することができる。

【0150】図22(D)はテレビ受像器であり、本体9401、スピーカ9402、液晶表示装置またはEL表示装置に代表される表示装置9403、受信装置9404、増幅装置9405等で構成される。本発明は表示装置9403及びそれに付随する半導体集積回路に適用することができる。

【0151】図22(E)は携帯書籍であり、本体9501、液晶表示装置またはEL表示装置に代表される表示装置9502、9503、記憶媒体9504、操作スイッチ9505、アンテナ9506から構成されており、ミニディスク(MD)やDVDに記憶されたデータや、アンテナで受信したデータを表示するものである。本発明は表示装置9502、9503や、記憶媒体9504及びそれに付随する半導体集積回路に適用することができる。

【0152】図23(A)はパーソナルコンピュータであり、本体9601、画像入力部9602、液晶表示装置またはEL表示装置に代表される表示装置9603、キーボード9604で構成される。本発明は表示装置9603や、内蔵する各種集積回路に適用することができる。

【0153】図23(B)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体9701、液晶表示装置またはEL表示装置に代表される表示装置9702、スピーカ部9703、記録媒体9704、操作スイッチ9705で構成される。なお、この装置は記録媒体としてDVD(Digital Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示装置9702や、内蔵する各種集積回路に適用するこ10とができる。

【0154】図23(C)はデジタルカメラであり、本体9801、液晶表示装置またはEL表示装置に代表される表示装置9802、接眼部9803、操作スイッチ9804、受像部(図示しない)で構成される。本発明は表示装置9802や、内蔵する各種集積回路に適用することができる。

【0155】図24(A)はフロント型プロジェクターであり、投射装置3601、スクリーン3602で構成される。本発明は投射装置3601やその他の信号制御20回路に適用することができる。

【0156】図24 (B) はリア型プロジェクターであり、本体3701、投射装置3702、ミラー3703、スクリーン3704で構成される。本発明は投射装置3702やその他の信号制御回路に適用することができる。

【0157】尚、図24(C)は、図24(A)及び図24(B)中における投射装置3601、3702の構造の一例を示した図である。投射装置3601、3702は、光源光学系3801、ミラー3802、380430~3806、ダイクロイックミラー3803、プリズム3807、液晶表示装置3808、位相差板3809、投射光学系3810で構成される。投射光学系3810は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図24(C)中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、1Rフィルム等の光学系を設けてもよい。

【0158】また、図24(D)は、図24(C)中に 40 おける光源光学系3801の構造の一例を示した図である。本実施例では、光源光学系3801は、リフレクター3811、光源3812、レンズアレイ3813、3814、偏光変換素子3815、集光レンズ3816で構成される。なお、図24(D)に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、IRフィルム等の光学系を設けてもよい。

【0159】ここでは図示しなかったが、本発明はその 50 他にもナビゲーションシステムをはじめ冷蔵庫、洗濯 機、電子レンジ、固定電話機、ファクシミリなどに組み 込む表示装置としても適用することも可能である。この ように本発明の適用範囲はきわめて広く、さまざまな製 品に適用することができる。

### [0160]

【発明の効果】間欠放電またはパルス放電を用いたプラズマCVD法によりゲルマニウムが添加された非晶質半導体膜を形成し、当該半導体膜の結晶化を助長する元素を添加して加熱処理により結晶化することにより、 {101}の配向比率が50%以上の多結晶半導体膜を得ることができる。

【0161】そのような多結晶半導体膜を用い、半導体装置の活性領域を形成することができる。特に、薄膜トランジスタのチャネル形成領域を形成するのに適している。このような結晶質半導体膜を用いたTFTは、アクティブマトリクス型の液晶表示装置やEL表示装置を作製するためのTFTとして、また従来の半導体基板にて作製されるLSIに代わる薄膜集積回路を実現するTFTとして用いることができる。

#### 【図面の簡単な説明】

【図1】 結晶質半導体膜の配向比率を表すデータであ り、初期堆積膜の成膜条件として間欠放電におけるデュ ーティー比依存性を示すグラフ。

【図2】 結晶質半導体膜の配向比率を表すデータであ り、初期堆積膜の成膜条件として間欠放電における放電 持続時間依存性を示すグラフ。

【図3】 結晶質半導体膜の配向比率を表すデータであ り、初期堆積膜の成膜条件として間欠放電における繰り 返し周波数依存性を示すグラフ。

【図4】 本発明に用いるプラズマCVD装置の構成を示す図。

【図5】 本発明に用いるプラズマCVD装置の反応室の構成を示す図。

【図 6 】 EBSP法で得られる逆極点図の一例(模式 図)。

【図7】 本発明の結晶質半導体膜の作製方法を説明す

る図。

【図8】 本発明の結晶質半導体膜の作製方法を説明する図。

34

【図9】 本発明の結晶質半導体膜の作製方法を説明する図。

【図10】 本発明の結晶質半導体膜を用いた逆スタガ 型のTFTの構造を説明する断面図。

【図11】 本発明の結晶質半導体膜を用いてTFTを 作製する工程を説明する図。

10 【図12】 本発明の結晶質半導体膜を用いてCMOS 構造のTFTを作製する工程を説明する図。

【図13】 本発明の結晶質半導体膜を用いた表示装置 の構造を説明する断面図。

【図14】 画素部における画素構造の上面図。

【図15】 本発明の結晶質半導体膜を用いた液晶表示 装置の構造を説明する断面図。

【図16】 本発明の結晶質半導体膜を用いたEL表示 装置の構造を説明する断面図。

【図17】 間欠放電プラズマCVD法において、カソ 20 一ドに印加される高周波電力の波形をオシロスコープで 観測したときの写真。

【図18】 高周波電力の印加とラジカルの生成過程を 説明するモデルを説明する図。

【図19】 NiSi $_x$ を核とした結晶化のモデルを説明する図。

【図20】 結晶核の隣接間距離を示す累積度数グラフ。

【図21】 GeH<sub>4</sub>の流量と結晶核発生密度との関係を示すグラフ。

30 【図22】 半導体装置の一例を示す図。


【図23】 半導体装置の一例を示す図。


【図24】 プロジェクターの一例を示す図。


【図25】 結晶質半導体膜の作製方法を説明する図。

【図26】 ゲッタリング処理前後におけるTXRFで 測定される金属元素の濃度を示すグラフ。


【図10】














[図18]




【図5】







(A)マッピング測定における全測定点のプロット




# (B)特定指数への配向の集中度を等高線表示した例




[図7]




【図9】







[図11]




【図12】






[図14]




【図16】




. .

【図17】





(A) 繰り返し周波数1kHz デューティー比20%



(B) 繰り返し周波数1 kHz デューティー比50%


【図20】






結晶核の隣接間距離(μη) (Β)

【図21】




4 ( ) a


【図22】




【図23】




【図24】






(C) 投射装置 (三板式)




【図25】







# (B) パリア層の形成、半導体膜の形成




# (C) ゲッタリング



# (D) 半導体層の形成





# フロントページの続き

(51) Int. Cl. <sup>7</sup>

識別記号

F I

テーマコード(参考)

H 0 1 L 21/322 21/336

H 0 1 L 29/78

6 1 8 B

6 2 7 G

6 2 0

(72)発明者 大槻 高志

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72)発明者 笠原 健司

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72)発明者 三津木 亨

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72)発明者 高野 圭惠

神奈川県厚木市長谷398番地 株式会社半

導体エネルギー研究所内

(72)発明者 小久保 千穂 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

(72)発明者 山崎 舜平 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内

(72)発明者 志知 武司 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 Fターム(参考) 2H092 JA24 JA28 JB57 KA04 KA05 KB24 KB25 MA08 MA19 MA29 MA30 NA27 NA29 PA06 RA05 **RA10** 4M104 AA01 AA02 AA09 BB02 BB14 BB16 BB17 BB18 BB32 BB36 CC01 CC05 DD02 DD20 DD26 DD78 DD91 EE03 EE05 EE09 EE14 EE17 EE18 FF08 FF13 GG09 GG10 5C094 AA21 BA03 BA29 BA43 CA19 DA14 DA15 DB04 EB05 FB12 FB14 FB15 5F052 AA01 AA02 AA06 AA11 AA24 BA01 BA02 BB02 BB07 CA04 DA02 DA03 DB03 EA15 EA16 FA19 JA01 JA04 5F110 AA08 AA09 AA30 BB02 BB04 BB05 CC02 CC07 CC08 DD01 DD02 DD03 DD04 DD05 DD13 DD14 DD15 EE01 EE03 EE04 EE14 EE23 EE28 EE29 FF01 FF02 FF04 FF30 GG01 GG13 GG17 GG25 GG33 GG34 GG45 GG46 HJ01 HJ04 HJ12 HJ13 HJ23 HL03 HL04 HM15 NN02 NNO4 NN14 NN22 NN24 NN27 NN35 PP01 PP02 PP03 PP04 PP06 PP10 PP23 PP29 PP34 PP35 QQ04 QQ11 QQ19 QQ23

QQ24 QQ28